SLG46621

双重供应17-GPIO 6 ACMPs 3 dcmp / pwm, 2 dac, 26日附近地区(max), 10问/海底(max), 12 DFF /锁(max)和其他宏单元

SLG46621提供了一种小型,低功率组件为常用混合信号的功能。用户创建他们的电路设计,编程一次非易失性内存(NVM)配置互连逻辑,I / O引脚和宏观SLG46621细胞。这个高度通用的设备允许多种混合信号函数被设计在一个非常小,低功率集成电路。额外的电源(VDD2) SLG46621提供了接口的能力两个独立的电压域在相同的设计。用户可以配置别针,致力于每一电源,作为输入,输出,或两者兼而有之(由内部控制动态逻辑)VDD和VDD2电压域。使用可用的macro-cells设计师可以实现混合信号函数弥合两域或只是通过level-translation高到低和低到高的方向。

8位逐次逼近寄存器模拟-数字转换器(SAR ADC);

ADC 3-bit可编程增益放大器(PGA);

两个数模转换器(DAC);

六个模拟比较器(ACMP);

两个电压引用(Vref);

25组合查找表(附近地区):

• 八2比特附近地区;
• 16 3-bit附近地区;
• 一个4比特附近地区;

一个函数Marcocells组合:

• 模式发生器或4比特附近地区;

三个数字比较器/脉宽调节器(dcmp / pwm) w /可选的死区;

十个计数器/延迟(CNT /海底):

• 两个14-bit延迟/计数器;
• 一个14-bit延迟/计数器(和生物钟控制);
• 一个14-bit延迟/计数器/有限状态机;
• 五8位延迟/计数器;
• 一个8位延迟/计数器/有限状态机;

12 D拖鞋/门闩;

两个管延迟/ 2 - 16阶段输出;

两个带隙;

两个可编程延迟w /边缘检测;

三个内部振荡器:

• 低频;
• 环;
• RC 25 kHz和2 MHz;

上电复位(运动);

奴隶SPI。

逻辑与混合信号电路

高度通用的宏单元

读回保护(读锁)

1.8 V (±5%) 5 V低VDD (±10%)

1.8 V(±5%)到5 (±10%)VDD2 (VDD2≤VDD)

工作温度范围:-40°C到85°C

通过无铅认证/无卤

个人电脑和服务器

电脑外围设备

消费电子产品

数据通信设备

手持,便携式电子设备

SLG46621V:STQFN-20 (2.0 x 3.0 x 0.55毫米,0.4毫米间距)

产品ID后缀表明包装风格。